台湾专利TW201312573A 快閃記憶體儲存裝置及其不良儲存區域的判定方法

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
一種適用於快閃記憶體儲存裝置之不良儲存區域的判定方法，包括下列步驟：首先，對快閃記憶體晶片下達寫入指令，以將寫入資料寫入指定儲存分頁；當快閃記憶體晶片開始對指定儲存分頁寫入資料時，取得第一時間；當快閃記憶體晶片完成指定儲存分頁的資料寫入時，取得第二時間；根據第一時間及第二時間，計算出寫入時間；假如寫入時間不符合標準值，將指定儲存分頁標記為不良儲存區域，並將寫入資料複製至備用分頁；最後，更新映射表。此不良儲存區域的判定方法藉由在寫入週期及時淘汰不良儲存區域，將可有效提升快閃記憶體儲存裝置的可靠度。
公开号:TW201312573A
申请号:TW100133003
申请日:2011-09-14
公开日:2013-03-16
发明作者:崔永準；廖國忠；劉炎信；江昌憲；王雲輝；許志明
申请人:威剛科技股份有限公司；
IPC主号:G06F12-00

专利说明:
快閃記憶體儲存裝置及其不良儲存區域的判定方法
本發明係關於一種快閃記憶體儲存裝置，尤指一種快閃記憶體儲存裝置之不良儲存區域的判定方法。
快閃記憶體為一種非揮發性記憶體，其具備高儲存密度、低耗電特性、有效的存取效率及合理價格成本等優點。快閃記憶體中又以NAND(非及閘)型快閃記憶體為主流，常應用於記憶卡、USB隨身碟、固態磁碟機等裝置，以及構成電子裝置的記憶體系統。
由於記錄在快閃記憶體記憶晶胞內的資料訊號會隨著時間而減弱，而導致寫入資料的可靠度逐漸降低，因此快閃記憶體儲存裝置對此而建置錯誤修正碼(ECC,Error Correction Code)機制，以檢測與修正資料的錯誤碼。資料寫入週期中，錯誤修正碼模組根據資料內容編碼而產生錯誤修正碼，連同資料一併存入分頁的冗餘區域。當由分頁讀取出資料時，錯誤修正碼模組再根據現有資料內容編碼產生另一組錯誤碼，與舊有的錯誤修正碼比對，以過濾出資料的錯誤碼並加以修正。
然而，錯誤修正碼模組的除錯能力有限，假如資料的錯誤碼數量超出除錯極限，則無法將全部的錯誤資料修正。現有技術中，為了確保資料校正的可靠度，通常會使錯誤修正碼的除錯能力高於資料的錯誤碼數量。藉由對資料的錯誤碼數量設定限制值，將分頁資料之錯誤碼數量高於限制值的儲存區域判定為不良而及時淘汰。具體來說，讀取週期中，當判斷出資料的錯誤碼數量超出限制值時，儲存裝置便將讀取之分頁或此分頁所屬的區塊判定為不良儲存區域，在分頁或區塊的特定位置標記區塊毀損，並將經過修正的資料複製至記憶體的其他實體位置，以終結不良儲存區域的使用。
但前述不良儲存區域的判定模式可能存在下述問題：由於儲存區域的優劣判定僅在讀取週期執行，假如分頁在寫入資料前，其儲存能力已偏低，在資料寫入後，勢將導致內部資料的錯誤量攀升。後續讀取不良分頁之資料時，資料錯誤碼數量極可能超出儲存裝置的除錯極限，而導致錯誤資料無法還原為正確資料。
因此，本發明實施例在於提供一種快閃記憶體儲存裝置及其不良儲存區域的判定方法，其藉由判斷快閃記憶體晶片之指定儲存分頁的資料寫入時間是否符合標準值，並於寫入時間不符合標準值時，將指定儲存分頁標記為不良儲存區域，並將寫入資料複製至備用分頁。
根據本發明的一種實施例，提供一種不良儲存區域的判定方法，適用於快閃記憶體儲存裝置。所述的快閃記憶體儲存裝置包括具有複數個區塊的快閃記憶體晶片，該等區塊分別包括複數個分頁。所述的不良儲存區域的判定方法包括下列步驟：首先，對快閃記憶體晶片下達寫入指令，以將寫入資料寫入指定儲存分頁；其次，當快閃記憶體晶片開始將寫入資料寫入指定儲存分頁時，取得第一時間；其後，當快閃記憶體晶片完成將寫入資料寫入指定儲存分頁時，取得第二時間；其後，根據第一時間及第二時間，計算出寫入時間；其後，判斷寫入時間是否符合標準值；假如寫入時間不符合標準值，將指定儲存分頁標記為不良儲存區域，並將寫入資料複製至備用分頁；最後，根據指定儲存分頁被標記為不良儲存區域及寫入資料的備份資訊，更新映射表。
根據本發明的另一種實施例，提供一種快閃記憶體儲存裝置，包括快閃記憶體晶片及記憶體控制器。快閃記憶體晶片包括複數個區塊，每一區塊包括複數個分頁；快閃記憶體晶片具有用以輸出狀態訊號的狀態輸出端，當快閃記憶體晶片為待命狀態時，狀態訊號的準位為第一邏輯值，當快閃記憶體晶片為工作狀態時，狀態訊號的準位為第二邏輯值。記憶體控制器用以對快閃記憶體晶片作存取控制。當記憶體控制器對快閃記憶體晶片下達寫入指令，以將寫入資料寫入指定儲存分頁時，記憶體控制器於狀態訊號由第一邏輯值轉換為第二邏輯值時，取得第一時間，並於狀態訊號由第二邏輯值轉換為第一邏輯值時，取得第二時間。記憶體控制器根據第一時間及第二時間，計算出寫入時間，並判斷寫入時間是否符合標準值，當寫入時間不符合標準值時，記憶體控制器控制快閃記憶體晶片將指定儲存分頁標記為不良儲存區域，並將寫入資料複製至備用分頁，再根據指定儲存分頁被標記為不良儲存區域及寫入資料的備份資訊，更新映射表。
因此，本發明透過上述實施例，將具有下述可能功效：所述的快閃記憶體儲存裝置及其不良儲存區域的判定方法可在快閃記憶體晶片的寫入週期中，及時淘汰不良儲存區域，而可防止誤將資料寫入不良儲存區域。本案將適用於結合讀取週期的錯誤修正碼技術，共同過濾不良儲存區域，以促使快閃記憶體儲存裝置的可靠度有效提升。
以上之概述與接下來的詳細說明及附圖，皆是為了能進一步說明本發明為達成預定目的所採取之方式、手段及功效。而有關本發明的其他目的及優點，將在後續的說明及圖式中加以闡述。
本發明之快閃記憶體儲存裝置之不良儲存區域的判定方法，主要特點為透過監控快閃記憶體晶片的資料寫入週期，判別儲存區域的儲存能力，進而提早發現並淘汰不良儲存區域。 [一實施例]
首先，請參閱圖1，圖1為本發明之快閃記憶體儲存裝置之一具體實施例之功能方塊圖。如圖1所示，快閃記憶體儲存裝置(以下簡稱儲存裝置)10包括有記憶體控制器11及複數個快閃記憶體晶片13-1、…、13-N，其中快閃記憶體晶片13-1、…、13-N為由NAND型快閃記憶體所構成的資料儲存區，記憶體控制器11耦接於主機80及快閃記憶體晶片13-1、…、13-N之間。記憶體控制器11用以接受主機80的存取要求，進而對快閃記憶體晶片13-1、…、13-N作存取控制，將資料寫入快閃記憶體晶片13-1、…、13-N，或由快閃記憶體晶片13-1、…、13-N讀取出資料。
所述的儲存裝置10可為獨立之資料儲存裝置，例如：記憶卡、USB隨身碟、固態磁碟機等裝置，或為手機、音訊播放器、影音裝置等各類型電子裝置的記憶體系統。於一具體實施例，主機80與儲存裝置10為兩組獨立裝置，例如：主機10為電腦系統，而儲存裝置10為連接於電腦系統的資料儲存裝置。於另一具體實施例，主機80與儲存裝置10為單一電子裝置，主機80為電子裝置的中央處理單元，而儲存裝置10為記憶體系統。
請參閱圖2，圖2為本發明之快閃記憶體儲存裝置之另一具體實施例之功能方塊圖，本實施例之圖例係將儲存裝置10簡化為單一快閃記憶體晶片13，以便詳述記憶體控制器11及快閃記憶體晶片13的架構。如圖2所示，記憶體控制器11包括控制模組111、資料緩衝區113及錯誤修正碼模組115。快閃記憶體晶片13包括儲存區131、資料傳輸介面1331、控制訊號接收端1333及狀態輸出端1335。
記憶體控制器11中，控制模組111根據外部主機的要求，對快閃記憶體晶片13下達寫入指令、讀取指令或抹除指令，以及控制記憶體控制器11內部其他功能模組的運作。資料緩衝區113為主機及快閃記憶體晶片13相互傳輸資料期間的資料暫存區。錯誤修正碼模組115用以接受控制模組111的控制，對資料緩衝區113的暫存資料進行錯誤修正碼的編碼及解碼。
附帶說明是，儲存裝置10是以映射表(Mapping Table)記錄資料之邏輯位置與實體位置的對應關係，所述的映射表可儲存於記憶體控制器11的程式記憶體，或儲存於快閃記憶體晶片13的儲存區131，系統啟動後，控制模組111可對映射表資料作存取。進而，主機要求讀取資料時，控制模組111根據要求讀取的邏輯位址對應出實體位址，組成讀取指令，下達至快閃記憶體晶片13；主機要求寫入資料時，控制模組111對資料配置實體位址，組成寫入指令，並根據寫入資料的邏輯位址與實體位址的對應關係，更新映射表。
請再參閱圖2，快閃記憶體晶片13中，儲存區131為資料儲存的實體位置。儲存區131包括頁緩衝器1311及複數個區塊1312-14…、1312-N，每一區塊具有複數個分頁，例如：區塊1312-1具有分頁13121-1、…、13121-N。NAND型快閃記憶體晶片一般包括4096個區塊，每一區塊又包括256個分頁。快閃記憶體晶片13以分頁作為資料讀寫的單位。頁緩衝器1311用以暫存資料，當記憶體控制器11對快閃記憶體晶片13的分頁寫入資料時，將資料先傳送至頁緩衝器1311暫存，快閃記憶體晶片13再將頁緩衝區1311內的資料寫入指令所指向的分頁。
資料傳輸介面1331耦接於資料緩衝區113及儲存區131之間，用以雙向傳輸資料。控制訊號接收端1333耦接於控制模組111及儲存區131之間，用以接收控制模組111所下達的寫入指令及讀取指令等控制訊號，據以控制儲存區131的運作。狀態輸出端1335耦接於控制模組111及儲存區131之間，狀態輸出端1335用以輸出狀態訊號R/B至記憶體控制器11。
在此對狀態訊號R/B作具體說明。狀態訊號R/B用以指示快閃記憶體晶片13的即時狀態。當快閃記憶體晶片13未對儲存區131執行分頁存取或區塊抹除等動作時，係處於待命狀態，快閃記憶體晶片13控制狀態訊號R/B的訊號準位為第一邏輯值。反之，當快閃記憶體晶片13接受記憶體控制器11的控制，對儲存區131執行分頁存取或區塊抹除時，快閃記憶體晶片13則為工作狀態，快閃記憶體晶片13控制狀態訊號R/B的訊號準位為第二邏輯值。所述的第一邏輯值可為高準位或低準位，而第二邏輯值為第一邏輯值的相反值。
一般快閃記憶體晶片均設有R/B(或RY/BY)接腳，其功能對應前述之狀態輸出端1335，透過控制接腳輸出訊號的邏輯值，呈現晶片狀態。
請先參閱圖3，圖3為所述之狀態訊號之一具體實施例之時序圖，圖係顯示快閃記憶體晶片13執行分頁寫入時，狀態訊號R/B的訊號準位變化。如圖3所示，狀態訊號R/B為高準位係指示快閃記憶體晶片13為待命狀態，當狀態訊號R/B的訊號準位由高準位轉變為低準位代表開始執行分頁寫入，當狀態訊號R/B的訊號準位由低準位轉變為高準位則指示分頁寫入結束。
如圖3所示，分頁的寫入時間tPROG即為狀態訊號R/B輸出低準位訊號的時間長度，可由狀態訊號R/B由高準位轉變為低準位的第一時間T1，及由低準位轉變為高準位的第二時間T2加以計算獲得。分頁的寫入時間與其儲存品質相關，具正常儲存功能之分頁的寫入時間會低於一標準值，此標準值係隨記憶體種類而異。一般快閃記憶體晶片的後段製程會測試所有分頁的寫入時間，以檢出寫入時間超出限制值的失效分頁。
前述檢測機制僅應用於快閃記憶體晶片的製程階段，目前快閃記憶體之不良儲存區域的提早淘汰機制(early retirement)僅根據資料讀取週期的錯誤碼數量判定不良儲存區域，本案賦予快閃記憶體儲存裝置具備監測分頁寫入時間功能，並據此判定儲存區域品質，使快閃記憶體之不良儲存區域的提早淘汰機制更為完備。
以下開始說明本案之主要機制。請再參閱圖2，當記憶體控制器11收到主機的資料寫入要求後，記憶體控制器11將對寫入資料配置實體位址，再組成寫入指令下達至快閃記憶體晶片13，以透過寫入指令控制快閃記憶體晶片13將寫入資料寫入指定儲存分頁。寫入資料將儲存於記憶體控制器11的資料緩衝區113，經由錯誤修正碼模組115編入錯誤修正碼後，經由資料傳輸介面1331傳送至儲存區131的頁緩衝器1311。其後，當記憶體控制器11偵測到狀態訊號R/B由第一邏輯值轉換為第二邏輯值時，即取得此訊號準位變換的時間為第一時間，並在偵測到狀態訊號R/B由第二邏輯值轉換為第一邏輯值時，取得訊號準位變換的時間為第二時間。隨後，記憶體控制器11根據第一時間及第二時間，計算出寫入時間，並判斷寫入時間是否符合標準值，假如寫入時間不符合標準值，記憶體控制器11控制快閃記憶體晶片13將指定儲存分頁標記為不良儲存區域，或連帶將此指定儲存分頁所屬的區塊標記為不良儲存區域。其後，記憶體控制器11將配置另一冗餘的備用分頁，控制快閃記憶體晶片13將寫入資料複製至備用分頁，再根據指定儲存分頁或其所屬區塊被標記為不良儲存區域及寫入資料的備份資訊，更新映射表。
儲存裝置10藉由資料寫入週期判別分頁的資料儲存能力，防止將資料寫入不良儲存區域，並及時終結對不良儲存區域的使用，將可提升資料儲存的可靠度。
前述之資料寫入週期監控機制可透過記憶體控制器11的控制模組111予以實現。請參閱圖4，該圖為記憶體控制器之控制模組之一具體實施例之功能方塊圖。如圖4所示，控制模組111包括狀態訊號接收單元1111、監測單元1113、計時單元1115、計算單元1117及判定單元1119。
狀態訊號接收單元1111耦接於快閃記憶體晶片13的狀態輸出端1335，用以接收狀態訊號R/B。監測單元1113耦接於狀態訊號接收單元1111，用以監測狀態訊號R/B的訊號準位變化。當監測單元1113偵測到狀態訊號R/B由第一邏輯值轉換為第二邏輯值時，啟動計時單元1115以取得訊號準位變換的時間為第一時間。當監測單元1113偵測到狀態訊號R/B由第二邏輯值轉換回第一邏輯值時，再啟動計時單元1115以取得訊號準位變換的時間為第二時間。計算單元1117耦接於計時單元1115，用以接收該計時單元1115所取得的第一時間及第二時間，進而根據第一時間及第二時間，計算出其差值，此差值即為寫入時間。判定單元1119耦接於計算單元1117，用以接收計算單元1117所計算出的寫入時間，並判斷寫入時間是否符合標準值。當判定單元1119判斷出寫入時間不符合標準值時，即判定寫入指令所指向的指定儲存分頁為不良儲存區域。
實際實施時，可根據前述功能單元個別及關連之運作流程，建構韌體及設定標準值等參數，嵌入記憶體控制器11，以實現寫入週期的儲存區域品質判別。特別說明的是，所述的標準值可根據記憶體的種類加以設定。再者，假如快閃記憶體晶片具有多種記憶體，則可對應設置多組標準值，根據寫入分頁的記憶體類型，存取對應的標準值與寫入時間作比較。
繼續對不良儲存區域之管理進一步說明。請同時參閱圖2及圖4，控制模組111根據判定單元1119的判斷結果，對快閃記憶體晶片13作進一步控管。當判定單元1119判定指定儲存分頁不良時，控制模組111將組成控制訊號傳送至快閃記憶體晶片13，以控制快閃記憶體晶片13將指定儲存分頁或其所屬區塊標記為不良儲存區域。也就是，對不良之指定儲存分頁或區塊的特定位置寫入指示碼，標示此分頁或區塊毀損。
請參閱圖5，本發明之不良儲存區域的判定方法之一具體實施例之步驟流程圖，圖係顯示寫入週期的不良儲存區域判定。其中相關之系統架構請同時參閱圖2。如圖5所示，此方法包括下列步驟：
首先，記憶體控制器11根據外部主機的資料寫入要求，對快閃記憶體晶片13下達寫入指令，以將寫入資料寫入指定儲存分頁。記憶體控制器11將暫存於資料緩衝區113的寫入資料傳送至快閃記憶體晶片13的頁緩衝器1311暫存(步驟S101)。
其次，當控制模組111偵測到狀態訊號R/B由第一邏輯值轉變為第二邏輯值時，判定快閃記憶體晶片13開始將寫入資料寫入指定儲存分頁，即取得訊號準位轉換的時間為第一時間(步驟S103)。
其後，控制模組111持續監測狀態訊號R/B。當控制模組111偵測到狀態訊號R/B由第二邏輯值轉換回第一邏輯值時，判定快閃記憶體晶片13完成對指定儲存分頁的資料寫入，即取得訊號準位轉換的時間為第二時間(步驟S105)。
其後，控制模組111根據第一時間與第二時間，以計算出寫入時間，也就是計算出第一時間及第二時間的差值，並將差值定義為寫入時間(步驟S107)。
其後，控制模組111判斷寫入時間是否符合標準值(步驟S109)。假如控制模組111判定寫入時間不符合標準值，記憶體控制器11控制快閃記憶體晶片13將指定儲存分頁標記為不良儲存區域，記憶體控制器11並配置另一備用分頁，控制快閃記憶體晶片13將原始的寫入資料複製至備用分頁(步驟S111)。
最後，控制模組111根據指定儲存分頁被標記為不良儲存區域及寫入資料儲存於備用分頁的資訊，更新映射表(步驟S113)。
接者，請參閱圖6，本發明之不良儲存區域的判定方法之另一具體實施例之步驟流程圖，圖係顯示讀取週期的不良儲存區域判定。其中相關之系統架構請同時參閱圖2。如圖5所示，此方法包括下列步驟：
首先，記憶體控制器11根據主機的資料讀取要求，對快閃記憶體晶片13下達讀取指令，以由指定讀取分頁讀取出儲存資料。快閃記憶體晶片13回應讀取指令，將指定讀取分頁的儲存資料傳送至資料緩衝區113暫存(步驟S201)。
其後，記憶體控制器11以錯誤修正碼模組115對暫存於資料緩衝區113內的儲存資料執行錯誤碼檢測，以累計儲存資料的錯誤碼數量(步驟S203)。錯誤修正碼模組115並對儲存資料執行錯誤碼修正(步驟S205)。
其後，控制模組111判斷儲存資料的錯誤碼數量是否超出限制值(步驟S207)。當儲存資料的錯誤碼超出限制值時，控制模組111判定指定讀取分頁為不良，進而對快閃記憶體晶片13下達控制訊號，以將指定讀取分頁標記為不良儲存區域。控制模組111進一步配置冗餘的備用分頁，並對快閃記憶體晶片13下達寫入指令，將暫存於資料緩衝區113中已經過修正的儲存資料備份至快閃記憶體晶片13的備用分頁(步驟S209)。
最後，控制模組111根據指定讀取分頁被標記為不良儲存區域及修正之儲存資料備份於備用分頁的資訊，更新映射表(步驟S211)。
繼續請參閱圖7，該圖為本發明之不良儲存區域的判定方法之再一具體實施例之步驟流程圖，圖係結合寫入週期及讀取週期之步驟細節。如圖7所示，此方法包括下列步驟：
首先，儲存裝置10基於主機的資料存取要求，啟動不良儲存區域之判定流程(步驟S301)。其次，記憶體控制器11判斷對快閃記憶體晶片13的分頁存取是否為資料寫入(步驟S303)。假如步驟S303的判斷結果為是，記憶體控制器11對快閃記憶體晶片13下達寫入指令(步驟S311)。其後藉由監測狀態訊號R/B，判斷快閃記憶體晶片13是否開始將寫入資料寫入指定儲存分頁(步驟S313)。
假如步驟S313的判斷結果為是，記憶體控制器11的控制模組111即取得第一時間(步驟S315)。其後，記憶體控制器11持續監測狀態訊號R/B，以判斷快閃記憶體晶片13是否完成資料寫入(步驟S317)。
假如步驟S317的判斷結果為是，記憶體控制器11即取得第二時間(步驟S319)。控制模組111隨後根據第一時間及第二時間，計算出寫入時間(步驟S321)，再判斷寫入時間是否符合標準值(步驟S323)。假如步驟S323的判斷結果為是，即結束不良儲存區域的判定流程(步驟S361)。假如步驟S323的判斷結果為否，快閃記憶體控制器11控制快閃記憶體晶片13將指定寫入分頁標記為不良儲存區域，並將原始寫入資料複製至備用分頁(步驟S325)。其後快閃記憶體控制器11更新映射表(步驟S327)。其後即結束流程(步驟S361)。
另一方面，假如步驟S303的判斷結果為否，分頁存取為資料讀取，記憶體控制器11對快閃記憶體晶片13下達讀取指令(步驟S341)。其後，快閃記憶體晶片13由指定讀取分頁讀取出儲存資料傳送至記憶體控制器11(步驟S343)。其後，記憶體控制器11控制錯誤修正碼模組115對儲存資料執行錯誤碼檢測，以累計錯誤碼數量(步驟S345)。錯誤修正碼模組115並修正儲存資料的錯誤碼(步驟S347)。其後，記憶體控制器11判斷儲存資料的錯誤碼是否超出限制值(步驟S349)。假如步驟S349的判斷結果為否，即結束流程(步驟S361)。
假如步驟S349的判斷結果為是，指定讀取分頁被判定為不良，記憶體控制器11控制快閃記憶體晶片13將指定讀取分頁標記為不良儲存區域，並將經過修正之儲存資料複製至備用分頁(步驟S351)。其後快閃記憶體控制器11更新映射表(步驟S353)。最後結束流程(步驟S361)。
前述不良儲存區域之判定方法可廣泛應用於所有具備快閃記憶體之裝置、系統或設備，以提早發現並淘汰快閃記憶體的不良儲存區域。實際實施時，較佳係根據本案所揭示的方法建構記憶體控制器的韌體，以利用記憶體控制器的資源來完成各個功能步驟。然而，對於熟悉該項技藝者而言，除了以上所提出的實施方式之外，當然包括其他的實施態樣，因此，不應以本實施例揭露者限定本案之發明範圍。 [實施例的可能功效]
根據本發明實施例，上述快閃記憶體儲存裝置及其不良儲存區域的判定方法可在快閃記憶體晶片的寫入週期，及時判定寫入分頁是否為不良儲存區域，以防止將資料誤寫於不良儲存區域。本案結合讀取週期以錯誤修正碼判定不良儲存區域之技術，將可確實過濾出不良儲存區域並予以淘汰，以確保儲存資料的正確性，使快閃記憶體之不良儲存區域的提早淘汰機制更為完備，從而提升快閃記憶體儲存裝置的可靠度。
以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。
10．．．快閃記憶體儲存裝置
11．．．記憶體控制器
111．．．控制模組
1111．．．狀態訊號接收單元
1113．．．監測單元
1115．．．計時單元
1117．．．計算單元
1119．．．判定單元
113．．．資料緩衝區
115．．．錯誤碼修正模組
13、13-1～13-N．．．快閃記憶體晶片
131．．．儲存區
1311．．．頁緩衝器
1312-1～1312-M．．．區塊
13121-1～13121-K．．．分頁
1331．．．資料傳輸介面
1333．．．控制訊號接收端
1335．．．狀態輸出端
R/B．．．狀態訊號
tPROG．．．寫入時間
t．．．時間軸
T1．．．第一時間
T2．．．第二時間
S101～S361．．．各個步驟流程
圖1為本發明之快閃記憶體儲存裝置之一具體實施例之功能方塊圖。
圖2為本發明之快閃記憶體儲存裝置之另一具體實施例之功能方塊圖。
圖3為本發明之快閃記憶體晶片之狀態訊號之一具體實施例之一時序示意圖。
圖4為本發明之記憶體控制器之控制模組之一具體實施例之功能方塊圖。
圖5為本發明之不良儲存區域的判定方法之一具體實施例之步驟流程圖。
圖6為本發明之不良儲存區域的判定方法之另一具體實施例之步驟流程圖。
圖7為本發明之不良儲存區域的判定方法之再一具體實例之步驟流程圖。
S101～S113．．．各個步驟流程

权利要求:
Claims (10)
[1] 一種不良儲存區域的判定方法，適用於一快閃記憶體儲存裝置，該快閃記憶體儲存裝置包括一具有複數個區塊的快閃記憶體晶片，該等區塊分別包括複數個分頁，該不良儲存區域的判定方法包括下列步驟：對該快閃記憶體晶片下達一寫入指令，以將一寫入資料寫入該等分頁其中之一指定儲存分頁；當該快閃記憶體晶片開始將該寫入資料寫入該指定儲存分頁時，取得一第一時間；當該快閃記憶體晶片完成將該寫入資料寫入該指定儲存分頁時，取得一第二時間；根據該第一時間及該第二時間，計算出一寫入時間；判斷該寫入時間是否符合一標準值；假如該寫入時間不符合該標準值，將該指定儲存分頁標記為不良儲存區域，並將該寫入資料複製至一備用分頁；及根據該指定儲存分頁被標記為不良儲存區域及該寫入資料的備份資訊，更新一映射表。
[2] 如申請專利範圍第1項所述之不良儲存區域的判定方法，其中當該寫入時間不符合該標準值時，係進一步將該指定儲存分頁所屬的該區塊標記為不良儲存區域。
[3] 如申請專利範圍第1項所述之不良儲存區域的判定方法，其中該快閃記憶體晶片具有一狀態輸出端，該狀態輸出端用以輸出一狀態訊號，當該快閃記憶體晶片為待命狀態時，該狀態訊號的準位為一第一邏輯值，當該快閃記憶體晶片為工作狀態時，該狀態訊號的準位為一第二邏輯值，該不良儲存區域的判定方法更包括下列步驟：監測該狀態訊號；及當偵測到該狀態訊號的準位由該第一邏輯值轉換為該第二邏輯值時，判定該快閃記憶體晶片開始將該寫入資料寫入該指定儲存分頁，進而取得該狀態訊號之準位變換的時間為該第一時間。
[4] 如申請專利範圍第3項所述之不良儲存區域的判定方法，其中在展開該寫入時間的累計之步驟之後，更包括下列步驟：當偵測到該狀態訊號的準位由該第二邏輯值轉換為該第一邏輯值時，判定該快閃記憶體晶片完成將該寫入資料寫入該指定儲存分頁，進而取得該狀態訊號之準位變換的時間為該第二時間。
[5] 如申請專利範圍第1項所述之不良儲存區域的判定方法，更包括下列步驟：對該快閃記憶體晶片下達一讀取指令，以由該等分頁其中之一指定讀取分頁讀取出一儲存資料；以一錯誤修正碼模組對該儲存資料執行錯誤碼檢測，以累計該儲存資料的錯誤碼數量；判斷該儲存資料的錯誤碼數量是否超出一限制值；修正該儲存資料的錯誤碼；假如該儲存資料的錯誤碼數量超出該限制值，將該指定讀取分頁標記為不良儲存區域，並將該儲存資料複製至另一備用分頁；及根據該指定讀取分頁被標記為不良儲存區域及該儲存資料的備份資訊，更新該映射表。
[6] 如申請專利範圍第5項所述之不良儲存區域的判定方法，其中當該寫入時間不符合該標準值時，係進一步將該指定讀取分頁所屬的該區塊標記為不良儲存區域。
[7] 一種快閃記憶體儲存裝置，包括：一快閃記憶體晶片，包括複數個區塊，該等區塊分別包括複數個分頁，該快閃記憶體晶片具有一狀態輸出端，該狀態輸出端用以輸出一狀態訊號，其中當該快閃記憶體晶片為待命狀態時，該狀態訊號的準位為一第一邏輯值，當該快閃記憶體晶片為工作狀態，該狀態訊號的準位為一第二邏輯值；及一記憶體控制器，用以對該快閃記憶體晶片作存取控制；其中當該記憶體控制器對該快閃記憶體晶片下達一寫入指令，以將一寫入資料寫入該等分頁其中之一指定儲存分頁時，該記憶體控制器於該狀態訊號由該第一邏輯值轉換為該第二邏輯值時，取得一第一時間，並於該狀態訊號由該第二邏輯值轉換為該第一邏輯值時，取得一第二時間；其中該記憶體控制器根據該第一時間及該第二時間，計算出一寫入時間，並判斷該寫入時間是否符合一標準值，當該寫入時間不符合該標準值時，該記憶體控制器控制該快閃記憶體晶片將該指定儲存分頁標記為不良儲存區域，並將該寫入資料複製至一備用分頁，再根據該指定儲存分頁被標記為不良儲存區域及該寫入資料的備份資訊，更新一映射表。
[8] 如申請專利範圍第7項所述之快閃記憶體儲存裝置，其中當該記憶體控制器判斷該寫入時間不符合該標準值時，係進一步將該指定儲存分頁所屬的該區塊標記為不良儲存區域。
[9] 如申請專利範圍第7項所述之快閃記憶體儲存裝置，其中當該記憶體控制器對該快閃記憶體晶片下達一讀取指令，以由該等分頁其中一指定讀取分頁讀取出一儲存資料時，該記憶體控制器係判斷該指定讀取分頁是否為不良儲存區域，該記憶體控制器包括：一資料緩衝器，用以暫存該儲存資料；一錯誤碼修正模組，用以對該儲存資料執行錯誤碼檢測，以累計該儲存資料的錯誤碼數量，以及修正該儲存資料的錯誤碼；及一控制模組，用以判斷該儲存資料的錯誤碼數量是否超出一限制值，當該儲存資料的錯誤碼數量超出該限制值時，該控制模組控制該快閃記憶體晶片將該指定儲存分頁標記為不良儲存分頁，並控制該快閃記憶體晶片將經過修正之該儲存資料複製至另一備用分頁，再根據該指定讀取分頁被標記為不良儲存區域及該儲存資料的備份資訊，更新該映射表。
[10] 如申請專利範圍第9項所述之快閃記憶體儲存裝置，其中該控制模組包括：一計時單元；一狀態訊號接收單元，用以接收該狀態訊號；一監測單元，用以監測該狀態訊號，當該監測單元偵測到該狀態訊號由該第一邏輯值轉換為該第二邏輯值時，係啟動該計時單元以取得該第一時間，當該監測單元偵測到該狀態訊號由該第二邏輯值轉換為該第一邏輯值時，係啟動該計時單元以取得該第二時間；一計算單元，用以接收該第一時間及該第二時間，進而計算出該寫入時間；及一判定單元，用以接收該寫入時間，該判定單元判斷該寫入時間是否符合該標準值，當該判定單元判斷出該寫入時間不符合該標準值時，判定該指定儲存分頁為不良儲存區域。

类似技术:

公开号 | 公开日 | 专利标题

US9921762B2|2018-03-20|Redundant backup using non-volatile memory

US8230161B2|2012-07-24|Data backup method for a flash memory and controller and storage system using the same

US8972823B2|2015-03-03|Error correcting for improving reliability by combination of storage system and flash memory device

US8271515B2|2012-09-18|System and method for providing copyback data integrity in a non-volatile memory system

US7613871B2|2009-11-03|Storage system using a flash memory partitioned with write-once and rewritable blocks

US8086919B2|2011-12-27|Controller having flash memory testing functions, and storage system and testing method thereof

TWI473117B|2015-02-11|具資料修正功能之快閃記憶體儲存裝置

TWI443513B|2014-07-01|記憶體儲存裝置、記憶體控制器與資料寫入方法

US8897092B2|2014-11-25|Memory storage device, memory controller and controlling method

CN107544919B|2021-02-05|数据储存装置的数据储存方法

KR20150029402A|2015-03-18|데이터 저장 시스템 및 그것의 동작 방법

TWI420313B|2013-12-21|資料管理方法、記憶體控制器與嵌入式記憶體儲存裝置

US8219883B2|2012-07-10|Data accessing method, controller and storage system using the same

TWI591482B|2017-07-11|資料保護方法、記憶體控制電路單元及記憶體儲存裝置

KR20160007988A|2016-01-21|런 타임 배드 셀을 관리하는 스토리지 시스템

KR20160074025A|2016-06-28|데이터 저장 장치의 동작 방법

US10860247B2|2020-12-08|Data writing method and storage controller

TWI473103B|2015-02-11|快閃記憶體儲存裝置及其不良儲存區域的判定方法

CN103019969A|2013-04-03|闪存储存装置及其不良储存区域的判定方法

JP4661369B2|2011-03-30|メモリコントローラ

US8448017B2|2013-05-21|Memory apparatus, memory controlling method and program

JP2008251154A|2008-10-16|不揮発性半導体記憶装置

TWI616807B|2018-03-01|資料寫入方法以及儲存控制器

JP4544167B2|2010-09-15|メモリコントローラおよびフラッシュメモリシステム

JP4273038B2|2009-06-03|メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリのデータ転送方法

同族专利:

公开号 | 公开日

TWI473103B|2015-02-11|

US20130067142A1|2013-03-14|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

TWI514251B|2014-10-09|2015-12-21|Realtek Semiconductor Corp|資料配置方法與裝置|JP4031190B2|2000-09-29|2008-01-09|株式会社東芝|メモリカード、不揮発性メモリ、不揮発性メモリのデータ書き込み方法及びデータ書き込み装置|

US7171536B2|2002-10-28|2007-01-30|Sandisk Corporation|Unusable block management within a non-volatile memory system|

JP4722839B2|2004-05-19|2011-07-13|パナソニック株式会社|メモリ制御回路、不揮発性記憶装置及びメモリ制御方法|

US7409623B2|2004-11-04|2008-08-05|Sigmatel, Inc.|System and method of reading non-volatile computer memory|

JP4734033B2|2005-05-30|2011-07-27|株式会社東芝|記憶装置|

US20100274933A1|2009-04-24|2010-10-28|Mediatek Inc.|Method and apparatus for reducing memory size and bandwidth|

US20110041005A1|2009-08-11|2011-02-17|Selinger Robert D|Controller and Method for Providing Read Status and Spare Block Management Information in a Flash Memory System|

US20120159112A1|2010-12-15|2012-06-21|Hitachi, Ltd.|Computer system management apparatus and management method|

US8615683B2|2011-06-24|2013-12-24|Rockwell Automation Technologies, Inc.|Capturing data during operation of an industrial controller for the debugging of control programs|CN105512048B|2014-10-16|2018-11-09|瑞昱半导体股份有限公司|数据配置方法与装置|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

TW100133003A|TWI473103B|2011-09-14|2011-09-14|快閃記憶體儲存裝置及其不良儲存區域的判定方法|TW100133003A| TWI473103B|2011-09-14|2011-09-14|快閃記憶體儲存裝置及其不良儲存區域的判定方法|

US13/425,990| US20130067142A1|2011-09-14|2012-03-21|Flash memory storage device and method of judging problem storage regions thereof|

[返回顶部]